国内新闻

您所在位置:首页 > 国内新闻 > 正文

台积电研发副总裁黄汉森:2050年晶体管能做到0.1纳米,氢原子尺度!

文章作者:www.karenfaunce.com发布时间:2019-09-22浏览次数:925

新智慧2天前我想分享

新智慧报告

[新智慧指南]台积电研发部负责人Philip Wong最近在硅谷的Hot Chips会议上表示,摩尔定律尚未死亡,仍然有效且状况良好,并表示随着新技术的进步,晶体管将到2050年达到0.1纳米,大约是氢原子的大小。 “毫无疑问,摩尔定律仍然有效且状况良好。它没有死亡,没有减速,也没有疾病。”台积电研发部负责人Philip Wong(黄汉森)在热门芯片大会上表示,他展示了台积电对芯片技术的愿景。据说到2050年,晶体管将缩小到氢原子尺度,即0.1nm。黄汉森于去年8月开始担任台积电企业研究副总裁。在此之前,他是斯坦福大学的电气工程教授。他擅长新形式的存储技术研究,在学术界享有很高的声誉。

Philip Wong

黄汉森在Hot Chips会议上的主题是:“下一个半导体工艺节点将给我们带来什么?”他还详细介绍了其他芯片技术的发展,例如将存储器直接放在处理器上方,他预计这会提高性能。

台积电对摩尔定律非常乐观,提出了芯片进展的三个主要方向

摩尔定律预测,集成电路上可容纳的晶体管数量将大约每18个月翻一番,性能将提高一倍(即更多晶体管使其更快)。然而,如何以最具成本效益的方式将数十亿个晶体管放入芯片中已成为当前芯片制造中的最大挑战。因此,近年来,许多人认为摩尔定律接近物理极限并开始提出。慢。英特尔一直在努力开发先进工艺,但从整个行业的角度来看,单个晶体管的价格不会继续下降。这将新制造工艺限制为高端,高成本芯片。在过去,芯片行业的美好时光已经一去不复返了。那时,芯片的时钟速度增加了,但功耗却没有受到影响。因此,芯片制造业中存在悲观主义者也就不足为奇了。

黄汉森预计,处理器将包含不同芯片组件的3D堆栈,这些芯片组件目前通常是分开的。这意味着芯片尺寸更小,性能更高。

然而,作为晶圆代工领导者的台积电非常乐观。黄汉森表示,摩尔定律进展顺利,并大胆预测到2050年的进展,尽管他没有提供任何详细的计划。摩尔定律和芯片进展的其他方面都处于良好状态

Real World Technologies的分析师David Kanter更加谨慎。由于台积电现在与英特尔并列,而不是英特尔,台积电必须承担更多的领导责任并增加研发投资,因此听到公司如此乐观并不奇怪。但在芯片技术进步方面,黄汉森避免了一些实际问题,例如降低晶体管的速度和增加制造最新一代产品的成本。基本改进“我们期待看到更多不同方向的创新,这将为行业带来持续的利益。”黄汉森说:“这就是我们所关心的。”黄汉森说,芯片技术的组成部分正在缩小到至少。尺寸关于未来的技术路线,Philip Wong认为碳纳米管(1.2nm规模),2D层状材料等可以使晶体管更快更小;同时,相变存储器(PRAM),旋转扭矩传递随机存取存储器(STT-RAM)等将与处理器直接封装,以减小数据传输的大小和速度;除了3D堆叠封装技术。具体而言,黄汉森就未来的发展方向提出了一些看法:

新技术将使晶体管更快更小。长期以来一直在考虑的技术碳纳米管现在变得实用。另一种是称为2D层状材料的材料,通过允许电子更容易地流过芯片来提供类似的增强。

一些新的存储器技术将直接构建到处理器中,而不是作为单独的芯片连接。这种快速连接将大大提高性能,因为芯片上的逻辑(处理数据的部分)将更快地获得所需的数据,因此不需要太多的空闲时间。

3D堆叠技术意味着今天的隔离计算机处理器功能可以夹在多层之间并连接到高速数据路径。

“在这些系统中,多层逻辑和内存以细粒度的方式集成,连接性是关键,”黄汉森说。分析师纳森布鲁克伍德表示,尽管黄汉森非常关注碳纳米管等技术,但他并不相信台积电本身会在现阶段对任何特定的新技术下注。在AI和5G时代,“记忆墙”问题日益突出,对海量数据流量和传输的需求也在增加。内存访问决定了计算的能效。

深度神经网络需要大量的内存容量,而且内存不足的问题将来会更加突出。芯片上需要更多的SRAM,但它永远不够。什么样的记忆很重要。

下一代内存需要具有高带宽,高容量,并且需要在片上。

记忆层会融化。

为了实现上述理想系统,需要超薄器件层和低制造温度。近年来,晶体管技术取得了很大的进步,并且已经有2D层材料的超金属设计,1D碳纳米管设计等。这些材料非常薄而轻,大大减小了晶体管的沟道宽度,但仍保持高流动性水平。为了实现这一目标,不可能为对方而战。这需要系统工程师和开发人员之间的密切合作,需要更密切地沟通硬件设备制造技术和要求,并要求学术界和工业界之间建立更紧密的联系。

收集报告投诉

新智慧报告

[新智慧指南]台积电研发部负责人Philip Wong最近在硅谷的Hot Chips会议上表示,摩尔定律尚未死亡,仍然有效且状况良好,并表示随着新技术的进步,晶体管将到2050年达到0.1纳米,大约是氢原子的大小。 “毫无疑问,摩尔定律仍然有效且状况良好。它没有死亡,没有减速,也没有疾病。”台积电研发部负责人Philip Wong(黄汉森)在热门芯片大会上表示,他展示了台积电对芯片技术的愿景。据说到2050年,晶体管将缩小到氢原子尺度,即0.1nm。黄汉森于去年8月开始担任台积电企业研究副总裁。在此之前,他是斯坦福大学的电气工程教授。他擅长新形式的存储技术研究,在学术界享有很高的声誉。

Philip Wong

黄汉森在Hot Chips会议上的主题是:“下一个半导体工艺节点将给我们带来什么?”他还详细介绍了其他芯片技术的发展,例如将存储器直接放在处理器上方,他预计这会提高性能。

台积电对摩尔定律非常乐观,提出了芯片进展的三个主要方向

摩尔定律预测,集成电路上可容纳的晶体管数量将大约每18个月翻一番,性能将提高一倍(即更多晶体管使其更快)。然而,如何以最具成本效益的方式将数十亿个晶体管放入芯片中已成为当前芯片制造中的最大挑战。因此,近年来,许多人认为摩尔定律接近物理极限并开始提出。慢。英特尔一直在努力开发先进工艺,但从整个行业的角度来看,单个晶体管的价格不会继续下降。这将新制造工艺限制为高端,高成本芯片。在过去,芯片行业的美好时光已经一去不复返了。那时,芯片的时钟速度增加了,但功耗却没有受到影响。因此,芯片制造业中存在悲观主义者也就不足为奇了。

黄汉森预计,处理器将包含不同芯片组件的3D堆栈,这些芯片组件目前通常是分开的。这意味着芯片尺寸更小,性能更高。

然而,作为晶圆代工领导者的台积电非常乐观。黄汉森表示,摩尔定律进展顺利,并大胆预测到2050年的进展,尽管他没有提供任何详细的计划。摩尔定律和芯片进展的其他方面都处于良好状态

Real World Technologies的分析师David Kanter更加谨慎。由于台积电现在与英特尔并列,而不是英特尔,台积电必须承担更多的领导责任并增加研发投资,因此听到公司如此乐观并不奇怪。但在芯片技术进步方面,黄汉森避免了一些实际问题,例如降低晶体管的速度和增加制造最新一代产品的成本。基本改进“我们期待看到更多不同方向的创新,这将为行业带来持续的利益。”黄汉森说:“这就是我们所关心的。”黄汉森说,芯片技术的组成部分正在缩小到至少。尺寸关于未来的技术路线,Philip Wong认为碳纳米管(1.2nm规模),2D层状材料等可以使晶体管更快更小;同时,相变存储器(PRAM),旋转扭矩传递随机存取存储器(STT-RAM)等将与处理器直接封装,以减小数据传输的大小和速度;除了3D堆叠封装技术。具体而言,黄汉森就未来的发展方向提出了一些看法:

新技术将使晶体管更快更小。长期以来一直在考虑的技术碳纳米管现在变得实用。另一种是称为2D层状材料的材料,通过允许电子更容易地流过芯片来提供类似的增强。

一些新的存储器技术将直接构建到处理器中,而不是作为单独的芯片连接。这种快速连接将大大提高性能,因为芯片上的逻辑(处理数据的部分)将更快地获得所需的数据,因此不需要太多的空闲时间。

3D堆叠技术意味着今天的隔离计算机处理器功能可以夹在多层之间并连接到高速数据路径。

“在这些系统中,多层逻辑和内存以细粒度的方式集成,连接性是关键,”黄汉森说。分析师纳森布鲁克伍德表示,尽管黄汉森非常关注碳纳米管等技术,但他并不相信台积电本身会在现阶段对任何特定的新技术下注。在AI和5G时代,“记忆墙”问题日益突出,对海量数据流量和传输的需求也在增加。内存访问决定了计算的能效。

深度神经网络需要大量的内存容量,而且内存不足的问题将来会更加突出。芯片上需要更多的SRAM,但它永远不够。什么样的记忆很重要。

下一代内存需要具有高带宽,高容量,并且需要在片上。

记忆层会融化。

为了实现上述理想系统,需要超薄器件层和低制造温度。近年来,晶体管技术取得了很大的进步,并且已经有2D层材料的超金属设计,1D碳纳米管设计等。这些材料非常薄而轻,大大减小了晶体管的沟道宽度,但仍保持高流动性水平。为了实现这一目标,不可能为对方而战。这需要系统工程师和开发人员之间的密切合作,需要更密切地沟通硬件设备制造技术和要求,并要求学术界和工业界之间建立更紧密的联系。

澳门新金沙赌城